cmos晶振电路是什么
晶振导出 波形有许多种，coms是方波导出 的一种，以下属于实际每一种波 形区别，仅供参考：
(LV)TTL、(H）CMOS、(P)ECL、LVDS、(Clipped)Sine Wave几类波形的重要区别是什么？
这几点波形全是现阶段领域常见的波形。一般，方波输出功率大，驱动能力强，但谐波电流分量丰富多彩；正弦波形输出功率比不上方波，但是其谐波电流分量小一些。
TTL（Logic：）
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。由于2.4V与5V间有非常大空余，对提高噪声容限没好处，会增加系统软件功能损耗，并危害速率，所以后来发生LVTTL(Low Voltage TTL)。在晶振电路产品上，LVTTL分成3.3V、2.5V，尤其以3.3V为主导。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
应用TTL电平常导出过冲会较为严重。
CMOS
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
注：CMOS相对性TTL拥有更多的噪声容限，输入电阻远高于TTL输入电阻。相匹配
3.3V LVTTL，出现LVCMOS，可以和3.3V的LVTTL立即彼此推动。
3.3V LVCMO
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS应用时要注意：CMOS构造内部结构生存有晶闸管构造，当键入或输入引脚高过VCC一定值后，电流量足够的话，可能会引起闩锁效应，造成芯片损坏。
HCMOS
HCMOS-全静态数据设计方案、快速相辅相成氢氧化物半导体工艺，CMOS-相辅相成金属材料氧化物半导体。CMOS要被HCMOS所取代。
ECL（Emitter Couple Logic）：
ECL电源的特性：基本上逻辑门坚守在非饱和，ECL电源电路具备非常高的速率，均值时间延迟可以达到好多个毫微秒乃至亚毫微秒量级。
ECL电源的逻辑摆幅比较小（仅约 0.8V，而 TTL 的逻辑摆幅大约为 2.0V），当电源电路从一种情况转换到另一种的状态下，对分布电容的蓄电池充电时长将降低，这也是 ECL电源电路具有较高的电源开关速率的主要原因。但逻辑摆幅小，对抗干扰性不好。
ECL电源电路具有较高的输入电阻和低输出阻抗。
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。ECL电源电路速度更快，驱动能力强，噪音小，非常容易做到好几百MHz的运用，可是功能损耗大，必须负开关电源。为简单化开关电源，出现PECL(ECL构造，改成正工作电压供电系统)和LVPECL。
PECL(Pseudo/Positive ECL)
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPECL：
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL应用留意：不一样脉冲信号无法直接推动。正中间可以用沟通交流藕合、电阻网络或专用芯片开展变换。之上三种均是射随导出构造，必须要有电阻器拖到一个直流偏置工作电压。(如一般用于数字时钟的LVPECL：直流电配对时要130欧往上拉，并且用82欧往下拉；沟通交流配对时要82欧往上拉，并且用130欧往下拉。但两种形式工作之后直流电源平都是在1.95V上下。)
LVDS（Low Voltage Signal）
差分信号对输出，内部结构有一个直流电源3.5-4mA，在差分线上转换方向和1来描述0。根据外部100欧匹配电阻(并且在差分线上接近协调器)转换成±350mV的差分信号脉冲信号。
LVDS应用留意：可达到600MHz之上，PCB要求很高，差分线很严格同长，差**是不得超过10mil(0.25mm)。100欧电阻器离协调器间距不得超过500mil，**是保持在300mil之内。